(54) PICTURE PROCESSING DEVICE

(43) 8.1.1985 (19) JP (11) 60-1967 (A)


(21) Appl. No. 58-108687 (22) 17.6.1983

(71) RICOH K.K. (72) MORIZUMI KUROSE

(51) Int. Cl⁴. H04N1/00,G06F3/02,G06F3/033,G06F15/62

PURPOSE: To process a data in high speed and also with high picture quality even if the input/output devices differ in data processing density by processing the data with a high scanning density and outputting the data through low density conversion just before the data is outputted to an output device in low scanning density in case editing and processing image, vector and text.

CONSTITUTION: Various functions for a work station are provided. It is an image processing unit IP2 in which the high density image is converted into a low density image or vice versa. Picture elements controlled by a processor 112 and connected to a bus 1112 are set to the low density processing since a CRT display 1161 is of low density and the moving unit of a mouse 1173 is of low density. In transmitting a document image data, the data is fed through the low density convertion through the image processing unit IP2, and in case receiving the document image data, the data and the image data in the document data are converted into high density through the image processing unit IP2.



a: video sub-system, b: high density, c: low density

(54) SEMICONDUCTOR DEVICE

(43) 8.1.1985 (19) JP (11) 60-1968 (A)


(21) Appl. No. 58-109531 (22) 17.6.1983


(71) MATSUSHITA DENKI SANGYO K.K. (72) IZUMI OKAMOTO(1)

(51) Int. Cl⁴. H04N1/00,B65H39/11,G03G15/00

PURPOSE: To prevent the generation of exfoliation of a projected electrode and to suppress the voltage drop due to wirings by connecting the 1st conductor lead to the projected electrode formed at the surrounding part of a semiconductor element, and connecting the 2nd conductor lead to the projected electrode formed at the inside of the semiconductor element.

CONSTITUTION: A conductor lead 3 constituting a film carrier with a base film 4 and drawn therefrom is connected to the projected electrode 2 provided at the surrounding part of the semiconductor element 1. Further, a conductor lead 8 for power line is drawn from the base film to the inside of the semiconductor element 1, branched and connected to the projected electrodes 6, 6a provided at the inside of the semiconductor element 1. Through the construction above, edgetouch is prevented and also the projected electrode (b) and the projected electrode 6a are connected by the curved conductor lead 8, and the projected electrode 6 and a dummy projected electrode 6b are not connected mechanically, so that the thermal stress due to the difference in thermal expansion coefficient between the semiconductor element 1 and the conductor lead 8 is absorbed by the curved part and the dummy projected electrode 6b.





(54) CONTACT TYPE IMAGE SENSOR

(43) 8.1.1985 (19) JP (11) 60-1969 (A)


(21) Appl. No. 58-108839 (22) 17.6.1983

(71) FUJITSU K.K. (72) MASUJI SATOU(3)

(51) Int. Cl⁴. H04N1/028,G06K9/20,H01L27/14

PURPOSE: To realize uniformed reading accuracy by providing a pattern in a way that a part in bits is divided into two by an electrode forming material to form a low resistance part in the bit in the stage of electrode formation thereby decreasing the probability of mis-reading of a minute wire.

CONSTITUTION: An intermediate electrode pattern of a low resistance equivalent to an aggregation is provided intensionally in the bit. The intermediate electrode, i.e., a minute wire pattern 15 is formed actually with the same material as that forming both electrodes at the selection side of a group side and divides a part in the bit into two. Then the distance between the electrodes is set equal to or slightly smaller than the sub-scanning line width. Fig. (a) shows the state without any aggregation, Figs. b, c, d indicate the state where the aggregation 14 exists. Since the minute wire pattern 15 is provided in the bit shown in Fig. (a), a high resistance ratio is avoided. Since each bit shown Figs. c, d includes all the aggregation, the part does not contribute to the photoelectric conversion but rather to the low resistance ratio and the suppression of variance in the resistance value distribution.



19 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭60-1968

⊕Int. Cl.4	識別記号	庁内整理番号	砂公開 昭和60年(1985)1月8日
H 04 N 1/00	108	7334—5 C	
B 65 H 39/11		7816—3 F	発明の数 1
G 03 G 15/00	1 1 3	6691—2H	審査請求 未請求

(全 4 頁)

93半導体装置

②特 頭 昭58-109531

②出 願 昭58(1983)6月17日

の発 明 者 岡本泉

門真市大字門真1006番地松下電 器産業株式会社内

⑫発 明 者 御幡正芳

門真市大字門真1006番地松下電

器産業株式会社内

⑪出 願 人 松下電器產業株式会社

門真市大字門真1006番地

個代 理 人 弁理士 中尾敏男

外1名

1 441 7

1、発明の名称

半導体装置 2 、特許請求の範囲

(1) 可視性のペースフィルムに第1、第2の導電 リードを形成したフィルムキャリアと、 実起電極 を周辺部及び内部に形成した半導体系子とを具備 し、前記半導体第子の周辺部に形成した前記突起では、前記半導体素子の内部に形成した前記突起ではに 接続される前記第2の海球でリードを支持するが にって の 突起で ないないことを 特面 とする 特面 とする 特許 諸求の範囲 第(1) 項記 似の 半導体 装 の 内部 に 形成 とする 特許 諸求の範囲 第(1) 項記 似の 半導体 装 像。

(3) 第2の身間リードが分岐され、半線本第子の 内部に形成した複数の突起低度と接続されている ことを特徴とする特許額求の範囲第(1)項記載の半 連体装置。

3、発明の詳細な説明

産業上の利用分野

本発明は可撓性フィルムとそれに固着した多数 の突起進種を有する半導体素子を熱圧剤によって 接続するいわゆるギャングポンディング方式の半 導体装置に関するものである。

従来例の構成とその問題点

通常、半導体素子内の配線は信号ラインと電源 ラインに大別されるが、大電流を必要とする半導 体素子の場合、配線抵抗による地圧降下が問題と なる。通常、半導体素子内の配線はスパッタリン グや真空蒸溜で形成するため、その配線を厚くつ ることは工業的に不可能であり、したがってその ほ圧降下を許容限度内に抑えるために半導体素子 で電源ラインの配線幅を広くしたり、多層配線を 採用するといった対策がとられているが、前者の 対策は案子面積の増大を招き、後者の対策は製造 工程数が増加するばかりでなく配線構造が複雑に



待開昭60-1968(2)

なり、歩取りを下げるという欠陥がある。

そこで、大電船を必要とする半導体第子におい、 て前記のコストアップを招く対策を取ることなく、 しかも電源ラインの電圧降下を小さくすることが 可能なギャングポンディング方式の半導体装置が 提案されている。

このようなギャングボンディング方式の半海体 装置の従来例を第1図。及び b に示す。第1図 b は第1図 a の A - A 断面図である。

半導体案子1の周辺部に設けられた突起電極2にベースフィルム4から伸延したそれとでフィルムキャリアを構成する導電リード3が接続される。また、電源ライン用の突起電極6、6。及び6bを半導体業子1の内部及び周辺部に設け、ベースフィルム4から伸延した導電リード5及び5aをこの突起電極6、6。及び6bに接続する。この一連の接続は第1図bに示すポンディングツールでもって突起電極2、6、6。及び6bと評電リード3、5及び5aを同時に熱圧者することでなされる。

なされたものだあり、コストアップを招くことな く、各材料の熱型鉄係数の違いによる熱ストレス の問題を充定に解決できる主導体装置を提供しよ

采州の孫成

うとするものである。

この目的を達成するために本発明における半導 体装置は、可能性のベースフィルムに第1、第2 の身位リードを形成したフィルムキャリアと、突 延祉などの設施とい内部に形成したすめ体系子と を共海し、前記する体点子の問題部に形成した前 記表起直線に前記第1の導道リードが接続され、 前記年等体表子の内部に形成した前記突起直線に 前記年等体表子の内部に形成した前記突起直線に が可える前記第2の尋面リードを支持するがミ 一の男起版像が前記半導体素子の周辺部に設けら れ、かつそのデミーの突起直接と向記第2の導面 リートが接続されていない構成としたものである。 この構成によれば、明2の導面リードと半導体素 であるの情気によれば、明2の導面リードと半導体素 でよって助出し、かつの32の専面リードとグミー の実活面板が接続されないことでより、熱ストレ 前、突起電優 6 b は 半時体素子 1 の内部へ伸延 した再催リード 5 と 半時体素子 1 の端面部分の電 気的短絡(以下エッジタッチと称す)の発生を防止する役割を持つ。

この第1図の従来例により、電源ラインの取出しを半導体来子1の内部及び周辺部で、かつ任意の複数の場所で行える。また、導電リード5,5a は通常18μm,35μmの網箔を用いるため、コストアップを招かずに電圧降下を無視できる効果がある。

しかし、突起電極台と突起電極台 b間に遅進リード 5 が、また突起電板台と突起電板 6 a間に遅進リード 5 aが接続されることにより、半導体素子 1 の主材料(通常 S i)と呼電リード 5 及ひ 6 a の主材料(通常 C u)の熱膨張係数の違いによる熱ストレスが発生し、突起電板 6 。 6 a 及び 6 b の剝離や、導電リード 5 及び 5 a が剝離さたは断線するといった問題がある。

発明の目的

本発明はこのような従来例の欠点を除去すべく

スによる第2の専電リードの切断や、第2の専電 リードに接続される突起電極の刺離といった問題 の発生を防止することができる。

実施例の説明

以下、本発明の一実施例を第2図。及び第2図 b で説明する。第2図 b に第2図 a の A - A 断血 図である。また、従来例と同一箇所には同一番号 を付してある。

半導体素子1の周辺部に設けられた実起電像2 にペースフィルム4から押延したそれとでフィルムキャリアを構成する事電リード3が接続される。 また、電源ライン用の事電リード8はペースフェルムから半導体素子1の内部へと押延し、分数され、分数され、半導体素子1の内部に設けられた実起電像6 及び6aに接続する。ここで、再電リード8のドーの実起電優6を設ける。このダミーの実起電優6を設ける。このダミーの実起電像6り12実起電優6のより、エッジタット時間形成されるパンプ調子であり、エッジタット時間に有効である。



持備昭60-1968 (3)

以上の突起電機2と導電リード3、突起電磁。 及ひ6 a と導電リード8は第3図 b に示すポンディングツール1 O によって同時に熱圧着される。

しかし、再定リード8とダミーの突起電極6b は第3図に示すように先期部に凹み部分10を設 けたポンディングツール9を用いることによって、 然圧着されない。

発明の効果

以上説明した本発明の具体例を実施することにより、フィルムキャリアの製造工程及び熱圧着における工数を従来のままで、消費電力が大なる半

導体装置でも半導体業子の面積を大とすることな く、配額による低圧降下を抑えることが可能な半 導体装置を提供することができる。そして、従来 問題であったエッジタッチや、各材料の熱膨張係 数の違いによる熱ストレスの問題を完全に解決で きるという大きな利点が得られる。

尚、実施例の説明では電源用配線について記述 したが、本発明は信号用配線についても適用でき ることは明らかである。

4、図面の簡単な説明


第1図 a は従来の半導体素子内へ導催リードを伸延したギャングポンディング方式の半導体装置を示す平面図、第1図 b は 第1図 a の A - A が 断面図、第2図 a は本発明の半導体装置の一実施例を示す平面図、第2図 b は 第2図 a の A - A が 断面図、第3図は本発明の半導体装置に用いるポンディングツールの先端形状を示す図である。


1 …… 半導体素子、2 …… 周辺部の実起電優、3 ……第 1 の導電リード、4 ……ベースフィルム、6・6 a …… 内部の実起電標、6 b …… ダミーの

突起電極、8……第2の導催リード。

代理人の氏名 弁理士 中 尼 敏 男 ほか1名

第 1 网









特問昭60-1968(4)

第 2 図





第 3 図

